


# プロセッサ性能情報による 電力負荷推定システム

神奈川工科大学 健康医療科学部 臨床工学科  
教授 河口 進一


2024年10月15日

# 社会的背景

- 情報通信システムにより扱われるデータ量は今後も指数関数的に拡大
- データを扱う情報通信システムが消費するエネルギーは最悪ケースで2030年に全体電力の20.9%を占めると予測される




Source: An IDC white paper of Data Age 2025 sponsored by Seagate



Source: Nicola Jones, "The information factories", NATURE, vol 561, pp 163-166 (Sep. 13 2018)

ICTシステムでの省電力化は社会的な課題


# 計算機コンポーネントの電力負荷



サーバ内コンポーネント電力消費内訳


プロセッサ／電源が電力消費全体の50%以上

# データセンタサーバでのプロセッサ使用率



*Luiz André Barroso et al.*  
IEEE Computer 2007

# プロセッサ電源における効率曲線





# 低負荷率での効率の改善

広範囲な負荷率でも高効率を実現するための検討

- ✓ DC/DCコンバータのマルチフェーズインタリーブ
- ✓ プロセッサ電源の Phase Shedding技術 .... etc

電源の動作構成を変えることにより  
効率を最適化



電源構成変更による電源効率の向上 (例)

負荷に応じた最適な効率制御を実現する必要がある

## 従来技術とその問題点

デジタル制御電源により様々な機能の実装が見込まれる。

ただし電源出力電圧値を内部のデジタル処理で使うためのアナログ・デジタル変換の遅延が課題となる。

特にプロセッサの負荷変動は急峻となる。

# 低負荷率での効率の改善

## プロセッサの電力消費

$$P_{\text{CPU}} = \alpha f C V^2 + I_{\text{leak}} V$$

$\alpha$  : 動作率     $f$  : 周波数     $C$  : 負荷容量  
 $V$  : コア電圧     $I_{\text{leak}}$  : リーク電流


プロセッサ内部でどのような処理がどの程度  
実行されたのか？

プロセッサ内蔵Performance Counter (※) により  
計測可能

※ 元はソフトウェアの性能チューニング、運  
用でのリソース監視等を目的としてプロセッ  
サ内部で発生するイベントの回数を計測する

# 負荷連動アダプティブ電源システム

プロセッサ内の性能計測情報から推定される負荷電力に基づく電源効率制御




S. Kawaguchi and T. Yachi, "Adaptive Power Efficiency Control by Computer Power Consumption Prediction Using Performance Counters," IEEE Trans. on Industry Applications, vol. 52, no. 1, pp. 407-413, Jan.-Feb. 2016

実現に向けた課題

- ① 計算機の性能計測情報による負荷電力推定
- ② 電力推定に基づいた電源効率化制御の実現

# プロセッサ外部への性能計測情報出力



設定イベント(0...N)の発生(性能カウンタ更新)  
により外部信号をアサート

計測項目例)  $\mu$ 命令発行数、ブランチ命令発行数、L2キャッシュアクセス数、etc

# プロセッサ電力推定モデル式

$$\widehat{PW}(t_k) = \sum_{i=0}^N P_i \times CNT_i(t_k) + Q$$

移動加算平均処理

$$CNT_i(t_k) = \frac{1}{M} \sum_{k=0}^M PMi_k \quad PMi: \text{性能情報}$$

計算機シミュレーションでの検討により、最大6%程度の誤差範囲内の電力推定が可能であることを確認

## 新技術の特徴・従来技術との比較

- プロセッサが内蔵する性能カウンタの内容や更新情報をハードウェア信号として取り出し、外部でプロセッサ電力負荷の推定を行う場合には、移動加算平均を用いて負荷推定への変換を行う必要があった。
- 移動加算平均処理を行う場合、過去の性能情報を保存する大容量メモリハードウェアを要する。
- これに対して本方式では指数平均処理によるIIRデジタルフィルタにより入力データの前処理を行い電力推定を実施している。本方式では大規模なメモリを必要としない。


# 電力推定IIRデジタルフィルタ

## 指数平均処理

$$CNT_i(t_k) = \frac{\sum_{m=0}^{t_k} (1 - \alpha_i)^m PM_i(t_k - m)}{\sum_{m=0}^{t_k} (1 - \alpha_i)^m}$$


$$CNT_i(t_k) = \alpha_i PM_i(t_k) + (1 - \alpha_i) CNT_i(t_{k-1})$$

※  $PM_i$ : 性能情報



※  $\alpha_i, P_i, Q$  ( $i = 0 \dots N$ ) は回路パラメータ

# 実験計算機でのデジタルフィルタ パラメータ決定



## 計算機ハードウェア仕様

項目	ハードウェア仕様
CPU	Pentium® M (DOTHAN)
動作周波数	1.86GHz
バスクロック周波数	133MHz
コア電圧	1.25V
TDP	27W
チップセット	Intel 82875P/E7210
搭載メモリ	DDR/1GB
OS	Ubuntu LINUX
ベンチマークソフトウェア	Phoronix Test suites

## 実行ソフトウェア (Phoronix-test-suites)


ベンチマークタイプ	テストプログラム名
System	pgbench
I/O (Disk)	compilebench
Processor	stresscpu2

## 性能計測項目

#0 “total number of micro-ops”

#1: “L2 cache lines allocated”

# 電力予測式パラメータ決定プロセス





# 選定された最適パラメータ (実験計算機での数値例)


テスト	平滑化係数		回帰係数			決定係数
	$\alpha_0$ ( $\times 10^{-4}$ )	$\alpha_1$ ( $\times 10^{-4}$ )	$P_0$	$P_1$	Q	$R^2$
pgbench	0.88	0.96	9.97	15.5	4.65	0.980
compilebench	0.85	0.70	8.19	16.9	5.00	0.975
stresscpu2	1.25	-	5.22	0	7.7	0.995

# 電力推定デジタルフィルタのFPGAでの検証


テスト用FPGAボード Intel® MAX® 10 (10M08SAE144C8G)に  
電力推定デジタルフィルタを実装して電力推定を検証。




# IIRフィルタによる電力推定検証



プロセッサ電力推定  
(pgbench)



プロセッサ電力推定  
(compilebench)




プロセッサ電力推定  
(stresscpu2)


テストプログラム	誤差 (RMSE)
Pgbench	4.9%
Compilebench	6.3%
Stresscpu2	1.2%

<https://www.phoronix-test-suite.com/>

# 電源効率化試算



効率化試算電源モデル



テストプログラム	電力損失削減率
pgbench	33.1%
Compilebench	23.0%
Stresscpu2	2.3%

<https://www.phoronix-test-suite.com/>

## 想定される用途

- プロセッサ性能連動電源制御を行うための  
プロセッサ電力推定
- 計算機のシステム的な効率化を行うための  
プロセッサ電力推定
- 計算機以外のデータ処理回路を有するモ  
ジュールでの電力負荷推定

# 実用化に向けた課題

- これまで疑似プロセッサを用いた試作電源での効率改善が確認されている。
- 今後、実プロセッサハードウェアとの組み合わせでの検証が予定される。
- さらにフェーズ切替時の電源品質（電圧変動）の詳細解析が必要となる。

# 企業への期待 ～本技術の有効な展開領域～

- RISC-V等、オープンソースプロセッサにより独自機能を持つプロセッサ開発が可能
- プロセッサと電源の強い連携により効率の高いプロセッサ電源システムの実現が期待できる。

# 企業への貢献、PRポイント ~技術の貢献領域~

本技術によりプロセッサへの電力供給電源での省電力化が可能となり、製品の付加価値強化が期待できる。

## 本技術に関する知的財産権

- 発明の名称 : 電力推定装置および電源制御システム
- 特許番号 : 特許第7525159号
- 特許権者 : 学校法人幾徳学園
- 発明者 : 河口 進一

# お問い合わせ先

神奈川工科大学  
研究推進機構 研究支援部門

TEL 046-291-3277

e-mail [ken-shien@ccml.kanagawa-it.ac.jp](mailto:ken-shien@ccml.kanagawa-it.ac.jp)